⑲ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭61-226949

@Int Cl.1

識別記号

庁内整理番号

母公開 昭和61年(1986)10月8日

H 01 L 27/04

7514-5F

審査請求 未請求 発明の数 2 (全6頁)

図発明の名称

半導体装置及びその製造方法

創特 頤 昭60-67031

29出 願 昭60(1985)3月30日

砂発 明者 田 雄 の出 顔 人 株式会社東芝 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外2名

1、発明の名称

半導体装置及びその製造方法

- 2.特許請求の範囲
- (1) フィールド酸化膜上に設けられた、入力保 護回路を構成する導電層上に外部信号の入力編子 との初段のコンダクト部が存在する半導体装置に おいて、前記フィールド酸化膜と導電層との間に 保護膜を設け、少なくとも導電層と入力端子との 初段のコンタクト部の下方に前記保護膜が存在す るようにしたことを特徴とする半導体装置。
- (2) 保護膜が多結晶シリコン膜であることを特 做とする特許額求の範囲第1項記載の半導体勢
- (3) 導電層と保護機となる多結晶シリコン膜と が等電位となるように接続されたことを特徴とす る特許請求の範囲第2項記載の半導体装置。
- (4) 半導体基板要簡にフィールド酸化膜を形成 する工程と、任意の酸化膜をエッチングする工程 より以前に前記フィールド酸化膜上に保護膜を形

成する工程と、減保護膜の上部に入力保護回路を 構成する導電層を形成する工程と、金面に層間絶 緑膜を堆積した後、前配導電層上部で、かつ保護 膜の上方の部分を選択的にエッチングしてコンタ クトホールを開孔する工程と、全面に配線材料を **堆積した後、前配導体層を入力端子に接続する配** 線を形成する工程とを具備したことを特徴とする 半導体装置の製造方法。

- 3. 発明の詳細な説明
- (発明の技術分野)

本発明は半導体装置及びその製造方法に関し、 特に入力保護回路の改良に係る。

(発明の技術的背景)

従来の入力保護回路の一例を第3回に示す。第 3 図に示す如く、入力ピンは多結晶シリコンから なる抵抗配線」に接続され、次にアルミフィール ドトランジスタ2のゲート及びドレインに接続さ れ、更に内部回路に接続される。

このような入力保護回路の具体的な構造は第4 図に示すようなものである。 ある図において、P

--275--

Control of the control

型シリコン店板11の要面にはフィールド酸化膜12が形成されている。フィールド酸化膜12に囲まれた素子領域にはN+型ソース、ドレイン領域13、14が形成されている。

また、一部のフィールド酸化膜 1 2 の上部には 多結晶シリコンからなり、入力保護回路を構成す る抵抗配線 1 5 が形成されている。

また、全面には帰間絶縁膜 1 6が維積されてけり、所定位置にコンタクトホールが開孔されれたいる。この層間絶縁膜 1 6 上には入力ピンと抵抗配線 1 5 とを接続する A 2 配線 1 7、抵抗配線 1 5 とアルミフィールドトランジスタのドレイの関 2 とを接続し、ゲート電極となり、更にの域 1 8 及びソース 領域 1 8 及びソース 領域 1 8 及びソース 電極と接続される A 2 配線 1 8 及び 1 8 及び 2 に接続される A 2 配線 1 9 が形成されている。

上記入力保護回路において、入力ピンからマイナス電形が印加された場合には、ドレイン領域 14- 据板 1 1 間の N + P接合が順バイアスされるため、電子は基板 1 1 中でホールと再結合した

3

限とPN接合の直列構造と考えられ、第5図で示される。なお、酸化膜の膜厚は第4図中Tで示す フィールド酸化腺の膜厚となる。

第5 図に示す等価回路について、入力ピンにプラス電圧又はマイナス電圧を印加した場合にフィールド酸化膜により形成されるコンデンサに印加される電圧をみつもると以下にようになる。なお、フィールド酸化酸12の容量をC₁、基板11-ソース領域13間の接合容量をC₂とする。

まず、入力ピンにマイナス電圧が印加された場合には、PN+接合は逆パイアスとなり、空乏層がのびて容量 C2 は小さくなる。

一方、入力ピンにプラス電圧が印加された場合には、PN+ 接合は順バイアスとなり、容量C2が大きくなる。この場合、入力ピンに印加される電圧をVaとしてフィールド酸化膜12を構成要素とするコンデンサC1にかかる電圧Vaを計算すると、

り、アース電極へ流れ出したりして消失する。

一方、入力ピンからプラス電圧が印加された場合には、トランジスタ2がオン状態となり、ホールがトランジスタを通してアース電極へ変れてしまう。

上述したような従来の入力保護回路では、アルミフィールドトランジスタ2のチャネル幅を広くしたり、N+ 拡散層の接合深さを深くする等の対策により、入力保護附圧をかなりの程度まで向上させることが可能である。

(背景技術の問題点)

しかし、上述したように従来の入力保護団になりに従来の入力保護団に従来の入力保護団にはなりた場合、最終111と基板111と基板111に破りのの選回になり、抵抗配線15と基板111と対した要に、であることが判別した。これを関にないののでは、上があった。これを更には一つであることがわかった。これを更には一つである。この部分の等価回路は、単純には酸化

4

$$V_{\bullet} = V_{A} \times \frac{C_{2}}{C_{1} + C_{2}} = V_{A} \times \frac{1}{\frac{C_{1}}{C_{2}} + 1} \cdots \odot$$

となる。この®式から明らかなように、容置C2が小さい場合、すなわち入力ピンにマイナス電形が印加されている場合には、フィールド酸化には、ところが、入力ピンにプラス電形が閉印が生さるとなり、フィールド酸化ではなって問題が生じることが脱れてきな電圧がかかって問題が生じることが脱ってきる。というないの領域で破壊現象が発生することが脱りまる。

また、フィールド酸化膜を選択酸化法により形成した場合、いわゆるバーズピークが発生するため、素子の数組化に対して障害となる。そこで、微細化を進めるためには、バーズピークを抑えるためにフィールド酸化膜の膜厚を薄くする必要がある。しかも、フィールド酸化膜は基板表面に形成された例えばゲート酸化膜をエッチングする際

に同時にエッチングされるため、その膜厚はますます様くなる。この結果、フィールド酸化酸 1 2 の X 領域で電界強度が大きくなり、 X 領域での破壊が発生し易くなるため、入力保護回路部の耐圧が劣化する。

(発明の目的)

本発明は上記事情を考慮してなされたものであり、入力保護回路の耐圧を向上させた半導体装置 及びそのような半導体装置を簡便に製造し得る方法を提供しようとするものである。

〔発明の概要〕

本類第1の発明の半導体数置は、フィールド除 化膜と導電層との間に保護膜を設け、少なくとも 入力保護回路を構成する導電層と入力組子との初 股のコンタクト部の下方に前記保護膜が存在する ようにしたことを特徴とするものである。

また、本願部2の発明の半導体装置の製造方法は、半導体基板設面にフィールド酸化膜を形成する工程と、任意の酸化膜をエッチングする工程より以前に前記フィールド酸化膜上に保護膜を形成

7

て説明する。

まず、 P 型 シリコン 基板 2 1 表面に 機 厚 1000 A の バッファ 酸 化 膜 2 2 を 形成 した 後、 全面に 膜 厚 1000 A の シリコン 窒 化 膜 2 3 を 塩積する。 状 に、 写真 性 類 法 に よ り 素 子 領域 と な る 部分に レジスト バターン 2 4 を 形 成 する (第 1 図 (a) 図 示)。

こうした本願発明によれば、フィールド酸化膜上に設けられた保障観によりフィールド酸化膜の膜厚が減少するのを訪止することができ、入力保護回路を構成する導電層と入力編子との初段のコンタクト部の下部のフィールド酸化膜の耐圧を向上することができるので、入力保護回路全体の耐圧を向上することができる。

(発明の実施例)

以下、本苑明の実施例を第1図(a) ~ (d) 及び 第2図を移照し、製造方法を併記して説明する。 なお、図示しないが、内部回路として例えばダイナミックRAMのメモリセルを形成するものとし

8

よの第 1 層多結晶シリコン膜を堆積した後、不納物を拡散して低抵抗化する。つづいて、第 1 層多結晶シリコン膜をパターニングしてフィールド酸化膜 2 5 上に多結晶シリコン酸パターン(保護限) 2 7 を形成する(同図(b) 図示)。

特開昭61-226949 (4)

除去した後、基板21の所定領域を覆う図示しないレジストパターンを形成し、このレジストパターンを形成し、このレジストパターン、ゲート電極及びフィールド酸化膜25をマスクとしてヒ業をイオン柱入する。つづいて、レジストパターンを除去した後、900℃でアニールしてアルミフィールドトランジスタのN^型ソース、ドレイン領域30、31を形成する(同図(c) 図示)。

1 1

なお、上記実施例では、フィールド酸化膜上に形成する保護膜を多結晶シリコン膜パターンとしたが、例えばCVD酸化膜等の絶縁膜としてもよい。また、上記実施例では保護膜となる多結晶シリコン膜パターン上にでVD酸化膜を形成した。多結晶シリコン膜パターン上に直接抵抗配線を形成してもよい。

更に、上記実施例では入力ピンからの配線の初 段のコンタクトを多結晶シリコン膜パターン及び 抵抗配線の両者でとったが、多結晶シリコン膜パ ターンはフローティング状態としてもよい。

(発明の効果)

以上詳述した如く本発明によれば、入力保護国路の耐圧を向上させた半導体装置及びそのような半導体装置を簡便に製造し得る方法を提供できるものである。

4 . 図面の簡単な説明

第1図(a) ~(d) は本発明の実施例における入力保護回路を得るために製造工程を示す断面図、第2図は同入力保護回路の一部の等価回路図、第

ゲート電極となり、更に内部回路と接続されるA 2 配線3 4 及びソース領域3 0 と蒸板の一部2 1 ′ とを接続し、更にアース電極に接続されるA 2 配線3 5 を形成する。以上のようにして入力保護回路が形成される(同図(d) 図示)。

なお、このようにして形成された入力保護回路 において、抵抗配線 2 9 と基板 2 1 との間の領域 を含む 等価回路 は第 2 図に示すようなものであ

しかして本願発明によれば、第2図(b)の工程で多結品シリコン膜パターン27を設けるる化験であり、第1の無酸化膜26等の任意の酸化质を大力ができる。これである。これである。これができる。これができる。これができる。これができる。したができる。したができる。とができる。とができる。

12

3 図は入力保護回路の回路図、第4図は従来の入力保護回路の断面図、第5図は同入力保護回路の 一部の等価回路図である。

2 1 … P型シリコン基板、2 2 … バッファ酸化膜、2 3 … シリコン変化膜、2 4 … レジストバターン、2 5 … フィールド酸化膜、2 8 … 第 1 の無験化膜、2 7 … 多結晶シリコン膜バターン(保護膜)、2 8 … C V D 酸化膜、2 9 … 抵抗電線、3 0、3 1 … N + 型ソース、ドレイン領域、3 2 … C V D 酸化膜、3 3、3 4、3 5 … A 2 配線。

出顧人代理人 弁理士 鈴狂 武彦

--278--

13





